본 게시글은 KUEE 정보공개 프로젝트에 포함된 글입니다. https://blog.youhogeon.com/65 본 자료의 저작권은 모두 저에게 있으며 학업에 참고 자료로만 사용하시길 바랍니다. 부득이하게 인용해야 하는 경우 반드시 출처(KUEE 정보공개 프로젝트)와 링크를 남겨주시길 바랍니다. VLSI 설계 및 실험보고서 LAB 10 # Fast Fourier Transform 1. 개요 여덟 개의 입력에 대해 이산 푸리에 변환(Discrete Fourier Transform)은 아래와 같은 수식으로 나타낼 수 있다. 그러나 위의 수식을 회로로 구현하기 위해서는 64개의 multiplier와 56개의 adder가 필요하기 때문에 회로의 면적이 매우 커진다는 문제가 생긴다. 이러한 문제를 해결하기 위해 ..

본 게시글은 KUEE 정보공개 프로젝트에 포함된 글입니다. https://blog.youhogeon.com/65 본 자료의 저작권은 모두 저에게 있으며 학업에 참고 자료로만 사용하시길 바랍니다. 부득이하게 인용해야 하는 경우 반드시 출처(KUEE 정보공개 프로젝트)와 링크를 남겨주시길 바랍니다. VLSI 설계 및 실험보고서 LAB 09 # Folded FIR Filter 1. 개요 지난 실험에서 사용한 FIR filter의 최소 동작 가능 클럭 주기가 10ns라고 가정하자. 그런데 입력이 50ns마다 들어온다면, FIR filter는 처음 10ns 동안 모든 연산을 마치고 남은 40ns 동안에는 유휴 상태가 될 것이다. 하지만 오른쪽 그림과 같이 한 개의 multiplier와 한 개의 adder만을 사용..

본 게시글은 KUEE 정보공개 프로젝트에 포함된 글입니다. https://blog.youhogeon.com/65 본 자료의 저작권은 모두 저에게 있으며 학업에 참고 자료로만 사용하시길 바랍니다. 부득이하게 인용해야 하는 경우 반드시 출처(KUEE 정보공개 프로젝트)와 링크를 남겨주시길 바랍니다. VLSI 설계 및 실험보고서 LAB 08 # Low Cost 5-Tap FIR Filter 1. Introduction 지난 실험에서 살펴본 바와 같이 유한 임펄스 응답 필터(FIR)는 위 그림과 같이 coefficient(임펄스 응답)와 순차 지연된 input들의 곱을 더함으로써 구현할 수 있다.                   ..

본 게시글은 KUEE 정보공개 프로젝트에 포함된 글입니다. https://blog.youhogeon.com/65 본 자료의 저작권은 모두 저에게 있으며 학업에 참고 자료로만 사용하시길 바랍니다. 부득이하게 인용해야 하는 경우 반드시 출처(KUEE 정보공개 프로젝트)와 링크를 남겨주시길 바랍니다. VLSI 설계 및 실험보고서 LAB 07 # 5-tab direct form FIR filter 1. 개요 유한 임펄스 응답 필터(Finite Impulse Response Filter)는 유한한 길이의 임펄스 응답을 가지는 필터로, 무한 임펄스 응답 필터(Infinite Impulse Reponse Filter)와 다르게 출력이 입력으로 들어가지 않는 비 재귀적 구조를 가진다. 본 실험에서는 다섯 개의 coef..

본 게시글은 KUEE 정보공개 프로젝트에 포함된 글입니다. https://blog.youhogeon.com/65 본 자료의 저작권은 모두 저에게 있으며 학업에 참고 자료로만 사용하시길 바랍니다. 부득이하게 인용해야 하는 경우 반드시 출처(KUEE 정보공개 프로젝트)와 링크를 남겨주시길 바랍니다. VLSI 설계 및 실험보고서 LAB 06 # MBIST 1. 개요 MBIST는 Memory-Built-In-Self-Test의 약자로, 메모리의 정상 동작을 확인하기 위한 회로이다. 본 실험에서는 256x44bit 메모리를 이용해 MBIST를 설계하며, 아래와 같은 방식으로 메모리를 테스트한다. 1) 메모리에 값 저장 / NCE = 0, NWRT = 0, D_IN = 0000...0000 2) 메모리에서 값 읽기..

본 게시글은 KUEE 정보공개 프로젝트에 포함된 글입니다. https://blog.youhogeon.com/65 본 자료의 저작권은 모두 저에게 있으며 학업에 참고 자료로만 사용하시길 바랍니다. 부득이하게 인용해야 하는 경우 반드시 출처(KUEE 정보공개 프로젝트)와 링크를 남겨주시길 바랍니다. VLSI 설계 및 실험보고서 LAB 05 #실험1 : 22x22 Carry Save Multiplier (RCA in the last stage) 1. 개요 좌측 그림은 4x4 array multiplier를 도식화한 그림이다. 두 번째 피연산자(multiplicand)의 각 자리에 첫 번째 피연산자(multiplier)를 곱한 뒤, 각각의 결과를 shift시켜 더하는 곱셈 연산의 원리를 이용해 회로를 만들면 a..

본 게시글은 KUEE 정보공개 프로젝트에 포함된 글입니다. https://blog.youhogeon.com/65 본 자료의 저작권은 모두 저에게 있으며 학업에 참고 자료로만 사용하시길 바랍니다. 부득이하게 인용해야 하는 경우 반드시 출처(KUEE 정보공개 프로젝트)와 링크를 남겨주시길 바랍니다. VLSI 설계 및 실험보고서 LAB 04 # 2-stage 22bit Ripple Carry Adder 1. 개요 2-stage 22bit ripple carry adder의 경우 기존의 22bit ripple carry adder 사이에 flipflop단을 하나 더 추가하여 pipeline을 만들고, 두 stage에 걸쳐서 연산이 이루어지도록 개선한 회로이다. 기존에는 한 클럭당 22개의 full adder를 ..

본 게시글은 KUEE 정보공개 프로젝트에 포함된 글입니다. https://blog.youhogeon.com/65 본 자료의 저작권은 모두 저에게 있으며 학업에 참고 자료로만 사용하시길 바랍니다. 부득이하게 인용해야 하는 경우 반드시 출처(KUEE 정보공개 프로젝트)와 링크를 남겨주시길 바랍니다. LAB 03 VLSI 설계 및 실험보고서 # 22bit Carry Select Adder 1. 개요 Full adder는 a, b, c_in을 입력으로 받은 뒤 이 세 값을 더해 sum(합)과 c_out(자리올림)으로 출력하는 회로이다. 1bit full adder의 회로는 왼쪽 사진과 같으며 진리표는 아래 표와 같다. 이러한 1bit full adder를 여러개 이으면 우측 사진과 같이 ripple carry ..